• الگوریتم مسیریابی تحمل پذیر اشکال با تاکید بر اتصالات عمودی سیلیکونی در شبکه روی تراشه سه بعدی

    جزئیات بیشتر مقاله
    • تاریخ ارائه: 1392/07/24
    • تاریخ انتشار در تی پی بین: 1392/07/24
    • تعداد بازدید: 2079
    • تعداد پرسش و پاسخ ها: 0
    • شماره تماس دبیرخانه رویداد: -
    شبکه روی تراشه به عنوان راه حلی کارآمدو موثر برای حذف گذرگاه ها و ایجاد یک بستر مناسب برای ارتباط بین پردازنده ها معرفی شده است. با کاهش ابعاد ترانزیستورها و افزایش پیچیدگی مدارها، تراشه های سه بعدی به عنوان یک راه حل برای طراحی مدارها ارائه شده اند. از طرف دیگر این کاهش ابعاد ترانزیستور، احتمال بروز اشکال در تراشه ها را افزایش می دهد. بنابراین تحمل پذیری اشکال یکی از مهم ترین چالش های موجود در طراحی مدارهای دیجیتال است. در این مقاله یک الگوریتم مسیریابی (sm) با هدف افزایش تحمل پذیری اشکال در اتصالات شبکه به ویژه اتصالات عمودی شبکه روی تراشه سه بعدی پیشنهاد شده است. مسیریابی ارائه شده با استفاده از یک جدول مسیریابی درون لایه ای و دو جدول اشکال اتصالات میان لایه ای (tsv) و اتصالات درون لایه ای بهبود قابل توجهی در پارامترهای تأخیر، قابلیت اطمینان و گذردهی شبکه در ازای افزایش ناچیز میزان حافظه اشکال شده در هر راهگزین به وجود آورده است. نتایج شبیه سازی ها بر روی یک شبکه مش سه بعدی با ابعاد 7×7×7 نشان می دهد که با تزریق اشکال در 12% اتصالات شبکه، برای ترافیک واقعی و ترافیک ساختگی تأخیر شبکه به طور میانگین به ترتیب 42.67% و با 46.61% کاهش می یابد و قابلیت اطمینان شبکه نیز به طور میانگین به میزان 16.9% بهبود یافته است.

سوال خود را در مورد این مقاله مطرح نمایید :

با انتخاب دکمه ثبت پرسش، موافقت خود را با قوانین انتشار محتوا در وبسایت تی پی بین اعلام می کنم
مقالات جدیدترین ژورنال ها