محبوبترین نویسندگان :
نویسندگان مقالات پربازدید :
همایش ملی علوم و مهندسی کامپیوتر با محوریت امنیت ملی و توسعه پایدار
جزئیات رویداد
همایش ، رویداد ، ژورنال
اینستاگرام تی پی بین
حوزه های تحت پوشش رویداد

  • بهینه سازی طرح مدار تمام جمع کننده باینری تک بیتی در منطق static cmos از نظر توان متوسط مصرفی و سرعت با ipo, fuzzy-ipo, pso, fuzzy-pso

    نویسندگان :
    کلمات کلیدی :
    جزئیات بیشتر مقاله
    • تاریخ ارائه: 1393/09/05
    • تاریخ انتشار در تی پی بین: 1393/09/05
    • تعداد بازدید: 1385
    • تعداد پرسش و پاسخ ها: 0
    • شماره تماس دبیرخانه رویداد: -
    در این مقاله، طرح بهینه(optimum layout)  برای مدار تمام جمع کننده باینری تک بیتی در منطق cmos ایستایی با کمترین مقدار تاخیر انتشار و توان متوسط مصرفی به کمک الگوریتم های فرا ابتکاری بدست می آید. ابتدا چندین منطق از خانواده cmos مانندgdi ,dual rail domino ,static cmos  از نظر تکنولوژی ساخت، ولتاژ کاری، تاخیر و توان مصرفی بررسی و مقایسه شده اند و طرح منطق static cmos با استفاده از الگوریتم های بهینه سازی صفحات شیبدار ,(ipo) بهینه سازی فازی صفحات شیبدار (fuzzy-ipo) ، بهینه سازی گروه ذرات (pso) و بهینه سازی فازی گروه ذرات ( fuzzy-pso ) از نظر حاصلضرب توان متوسط مصرفی در تاخیر انتشار (pdp) بهینه می شود، فازی سازی الگوریتم ها باعث بهبود عملکردشان می شود و بهترین طرح ( layout ) به کمک fuzzy-ipo به ازای مقدار pdp برابر 3 آتوژول (3 aj) در تکنولوژی l=0.18μm و ولتاژ کاری vdd = 5v حاصل شد که از نتایج مقالات بررسی شده بهتر می باشد.

سوال خود را در مورد این مقاله مطرح نمایید :

با انتخاب دکمه ثبت پرسش، موافقت خود را با قوانین انتشار محتوا در وبسایت تی پی بین اعلام می کنم
مقالات جدیدترین رویدادها
مقالات جدیدترین ژورنال ها